工作內容

Job function:  
1. Work with Digital Design team for Physical Design of SoC chips including top level floor planning, block partition, timing budgeting, power planning, block integration, whole chip timing closure, and tape out.
2. Responsible for physical design methodology research and development.
3. Cross site projects coordination and management.
 
Requirement: 
1. MS with 5+ years of experience in Physical Design.
2. Familiar with Unix/Linux environment and scripts.
3. Familiar with ASIC design flow.
4. Familiar with Physical Design EDA tools.
5. Good communication and team working skills.
6. Experience in handling large scale SoC chip implementation is a plus.

工作說明

• 工作縣市:新竹縣市
• 上班地點:新竹市
• 工作待遇:面議
• 上班時段:日班,
• 需求人數:不拘

條件要求

• 工作經歷: 5年以上
• 學歷要求:碩士
• 科系要求: 無填寫
• 專長需求:
• 擅長工具: Linux UNIX ASIC EDA
• 具備駕照:
• 其他條件: