工作內容

(1) DFT planning & implementation for MBIST/SCAN/ATPG/BSCAN...
(2) Perform STA & timing closure for DFT modes.
(3) Create DFT test pattern & perform DFT Verilog simulation.
(4) Co-work with Test Engineers to bring-up testing in ATE.

工作說明

• 工作縣市:新竹縣市
• 上班地點:新竹縣竹北市
• 工作待遇:面議
• 上班時段:日班,09:00-18:00
• 需求人數:1

條件要求

• 工作經歷: 3年以上
• 學歷要求:碩士
• 科系要求: 電機電子工程相關
• 專長需求:
• 擅長工具:
• 具備駕照:
• 其他條件:
  (1) Familiar with DFT flow development(MBIST/SCAN/ATPG/BSCAN/LBIST).
  (2) Familiar with DFT realted flow and EDA tools(e.g. compiler, TetraMax, Tessent & Test Kompress).
  (3) Familiar with IC design flow(e.g. verilog/RTL/STA/LEC/Simulation flow).
  (4) Proficient in Unix Shell/Tcl/Perl & programming skills.
  (5) 14nm/7nm & million-gate SOC design experience is a plus.