工作內容
1. Digital IC design
2. Verilog RTL coding and simulation
3. ASIC front-end design flow development
4. Familiar with Tessent MBIST flow integration
工作說明
-
工作縣市:新北市
- 上班地點:新北市新店區
-
工作待遇:面議
-
上班時段:日班,
-
需求人數:1
條件要求
-
工作經歷:
工作經歷不拘
-
學歷要求:碩士
-
科系要求:
電機電子工程相關
-
專長需求:
-
擅長工具:
- 具備駕照:
-
其他條件:
1. Experience in the Tessent MBIST flow is preferred.
2. Familiar DFT flow: ATPG / BSD / Memory BIST
3. Familiar with Verilog RTL coding/simulation and SoC integration
4. Familiar with Verilog / TCL / Perl / shell script / makefile
