工作內容

1. SI(Signal Integrity)& PI (Power Integrity) simulation; model correlation.
2. PCB Design Rule setup and maintenance.
3. RCCA for SI/PI related issues.
4. Layout Guideline Generation, PCB layout review.
5. New technology and capability study.

工作說明

• 工作縣市:桃園市
• 上班地點:桃園市龜山區
• 工作待遇:面議
• 上班時段:日班,09:00~18:00
• 需求人數:1

條件要求

• 工作經歷: 工作經歷不拘
• 學歷要求:碩士
• 科系要求: 電機電子工程相關
• 專長需求:
• 擅長工具: Cadence Allegro Synopsys
• 具備駕照:
• 其他條件:
  1.1~3年高速訊號模擬經驗
  2.熟悉下列信號模擬軟體操作
  -熟悉 Intel / AMD simulation flow
  -Cadence Allegro SI
  -Cadence Sigrity
  -ANSYS HFSS, 3D Layout
  -Synopsys Hspice
  -Keysight Advanced Design System (ADS)
  -JMP