工作內容
1. 規劃Chip Low Power架構並使用RTL實作
2. 執行模擬驗證(RTL & gate level)
3. 使用FPGA P&R/FPGA硬體工具除錯
4. 實體Chip function verification and debug
5. 執行Frontend流程(e.g. 使用Synthesis/STA/nlint等軟體工具)
工作說明
-
工作縣市:臺北市
- 上班地點:台北市中山區
-
工作待遇:面議
-
上班時段:日班,
-
需求人數:1
條件要求
-
工作經歷:
-
學歷要求:碩士
-
科系要求:
電機電子工程相關
-
專長需求:
-
擅長工具:
FPGA Verilog
- 具備駕照:
-
其他條件:
1. Low power chip implementation experience.
2. Familiar with MIPI
3. Familiar with digital Verilog coding, simulation and debugging.
4. Familiar with Cell-based IC Design process and related EDA tools.
