工作內容
1. DDIC front end implementation
2. Synthesis, ATPG, timing analysis and power optimization
工作說明
-
工作縣市:新竹縣市
- 上班地點:新竹縣竹北市
-
工作待遇:面議
-
上班時段:日班,
-
需求人數:1
條件要求
-
工作經歷:
2年以上
-
學歷要求:碩士
-
科系要求:
電機電子工程相關
-
專長需求:
-
擅長工具:
- 具備駕照:
-
其他條件:
1. Familiar with synopsys synthesis tools
2. Familiar with timing constraints and Tcl
3. Good communication skill is plus
