工作內容

(1) 碩士以上電機、資訊相關科系畢業。
(2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。
(3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。
(4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。
(5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。

工作說明

• 工作縣市:臺南市
• 上班地點:台南市新市區
• 工作待遇:面議
• 上班時段:日班,
• 需求人數:不拘

條件要求

• 工作經歷: 工作經歷不拘
• 學歷要求:碩士
• 科系要求: 資訊工程相關
• 專長需求:
• 擅長工具:
• 具備駕照:
• 其他條件:
  (1) 碩士以上電機、資訊相關科系畢業。
  (2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。
  (3) 熟悉 Design for Testability 技術，包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。
  (4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。
  (5) 積極負責、勇於迎接挑戰，對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。