工作內容

工作項目：
1. Physical implementation.
2. Hierarchical floorplan.
3. Auto Place&Route.
4. Clock tree synthesis.
5. signal integrity analysis.
6. static timing analysis.
7. dynamic power analysis.
8. physical verification.
9. APR flow development.

應徵條件：
1. 碩士以上; 電機工程、電子工程、資訊工程、資訊科學相關科系畢業為主。
2. 熟悉 Synopsys EDA tool, Cadence EDA tool, Mentor Graphic tool, C/C++/perl/tcl.
3. 熟悉 SunOS, Solaris, Windows.
4. 無經驗可，惟具 EDA tool development, IC Physical implementation, IC digital design and APR相關經驗者尤佳。

工作說明

• 工作縣市:新竹縣市
• 上班地點:新竹市
• 工作待遇:面議
• 上班時段:日班,
• 需求人數:1 ~ 5

條件要求

• 工作經歷: 工作經歷不拘
• 學歷要求:碩士
• 科系要求: 資訊工程相關
• 專長需求:
• 擅長工具: C C++ TCL Graphics EDA Synopsys
• 具備駕照:
• 其他條件: