工作內容
數位IC設計，包括但不限於:
1. Verilog coding。
2. 數位IC模擬與整合。
3.FPGA 與ASIC合成。
4. 通信系統驗證。
工作說明
-
工作縣市:新竹縣市
- 上班地點:新竹縣竹東鎮
-
工作待遇:面議
-
上班時段:日班,8:00~17:00
-
需求人數:不拘
條件要求
-
工作經歷:
工作經歷不拘
-
學歷要求:碩士
-
科系要求:
資訊工程相關
-
專長需求:
-
擅長工具:
C C++
- 具備駕照:
-
其他條件:
1. 碩士(含)以上，、電子、電機、電信、資工等工程相關科系畢。
2. 具以下專業知識(一項或多項)：邏輯設計、電路合成、通訊理論、嵌入式系統、。
3 .熟悉以下語言(一項或多項)： Verilog， Matlab。 tcl
4. 熟悉數位IC設計流程及相關EDA tools，如Xcelium， NCverilog， Verdi， LEC，design compiler。
*請檢附相當於TOEIC 650分之英語測驗成績證明(具外國學歷或國外正式工作經歷者可免)，如無法提供，將安排參加本院英文檢測。
