工作內容

【工作職責 (Responsibilities)】：
Work with a team to:
★ Plan design architecture.
★ Develop high quality digital design.
★ Be familiar with IC design flow.

【符合條件 (Qualifications)】：

必須條件 (Minimum Qualifications)：
★ MS degree in Electrical Engineering, Computer Science or related field.
★ Proficient in Verilog coding and verification.
★ Experienced in front-end IC design flow.

優秀條件 (Preferred Qualifications)：
★ Experienced in C language.
★ Experienced in scripting language.
★ Distinguished organizing abilities.
★ Outstanding problem analysis and debugging skills.
★ Optimistic and self-driven personality.

工作說明

• 工作縣市:新竹縣市
• 上班地點:新竹市
• 工作待遇:面議
• 上班時段:日班,09:00~18:00
• 需求人數:1 ~ 2

條件要求

• 工作經歷: 工作經歷不拘
• 學歷要求:碩士
• 科系要求: 電機電子工程相關
• 專長需求:
• 擅長工具:
• 具備駕照:
• 其他條件: