工作內容
1. 開發並維護block 與 chip level 驗證環境。
2. 執行模擬驗證功能與效能。
3. 根據模擬結果進行分析與除錯。
4. 部屬功能測試以確保數位電路正常運行。
5. 依據規格負責子系統驗證。
工作說明
-
工作縣市:新竹縣市
- 上班地點:新竹市
-
工作待遇:面議
-
上班時段:日班,
-
需求人數:1
條件要求
-
工作經歷:
3年以上
-
學歷要求:碩士
-
科系要求:
電機電子工程相關
-
專長需求:
-
擅長工具:
C C++ Verilog
- 具備駕照:
-
其他條件:
1. 熟悉利用 C/C++/Verilog/System Verilog/UVM 撰寫 test pattern 經驗尤佳。
2. 具有 SoC 驗證或是IP驗證相關經驗為佳。
3. 具有良好溝通能力。
4. 具有良好分析問題能力。
5. 具有完整IC設計驗證流程經驗者為佳。
