工作內容

1. Perform pre-silicon function verification and collaborate with FW.
2. Perform performance validation using SystemC/C++ and RTL-based models.
3. Create tools/scripts automating test suites and models to improve functionality of simulators.

工作說明

• 工作縣市:新竹縣市
• 上班地點:新竹縣竹北市
• 工作待遇:面議
• 上班時段:日班,
• 需求人數:1 ~ 2

條件要求

• 工作經歷: 工作經歷不拘
• 學歷要求:碩士
• 科系要求: 電機電子工程相關
• 專長需求:
• 擅長工具: C C++ Python Verilog
• 具備駕照:
• 其他條件:
  請提供碩士及大學成績單，以示具備以下任一經驗及專長
  - 對 SystemC/TLM modeling熟悉
  - 對 Fabric, CPU,DRAM, GIC, Cache, AMBA熟悉
  - 對Verilog熟悉
  - 對NVMe, Flash有興趣
  - 對scripting (Perl, Python, Tcl) 熟悉為佳
  - 對virtual prototyping (synopsys Platform Architect) 有興趣