工作內容

1. RTL/Digital circuit design, synthesis, and simulation/verification.
2. FPGA synthesis, verification. 
3. Chip integration, algorithm implementation, and interface design.
4. Generate test pattern.
5. Above 5 years experience in eMMC.

工作說明

• 工作縣市:新竹縣市
• 上班地點:新竹縣竹北市
• 工作待遇:面議
• 上班時段:日班,
• 需求人數:1

條件要求

• 工作經歷: 6年以上
• 學歷要求:碩士
• 科系要求: 電機電子工程相關
• 專長需求:
• 擅長工具: RTL Verilog
• 具備駕照:
• 其他條件:
  1. Familiar with ASIC Flow / EDA Tool (Synthesis DCG , Scan at-speed insertion, LEC , CLP , PrimeTime STA , PTPX , Low power flow implement). Experience in CAD Team is a plus.
  2. Familiar with ASIC/FPGA Integration(ARM CPU architecture , AXI / AHB / VCI Bus arbiter , Clock tree scheme , ASIC / SOC Power optimization flow, Xilinx FPGA V7 Scale).
  3. Familiar with high-speed NAND flash spec and control or eMMC/UFS IP design is a plus.