工作內容

工作說明

• 工作縣市:新竹縣市
• 上班地點:新竹市
• 工作待遇:41000 ~ 57000
• 上班時段:日班,
• 需求人數:3 ~ 5

條件要求

• 工作經歷: 工作經歷不拘
• 學歷要求:碩士
• 科系要求: 電機電子工程相關
• 專長需求:
• 擅長工具: SPICE Verilog
• 具備駕照:
• 其他條件:
  符合底下條件者:
  
  1.對DRAM電路設計有興趣
  2.self-motivated and hard work 
  3.Good knowledge of transistor level CMOS circuit design.
  
  
  
  
  熟悉下列任一領域者佳:
  
  1.Experience in memory circuit design.
  2.hand-on experience in verilog coding.
  3.Analog circuit design, such as OPAMP, Bandgap, regulator, charge pump, SA, and other mixed-signal/analog IP.
  4.high-speed I/O design, such as CTLE, DFE etc.
  5.DLL/DCC/PLL