工作內容

【本職缺僅接受新唐科技招募網站投遞】
請至新唐科技招募網站投遞個人履歷表，此職缺履歷登錄網址：https://jobs.nuvoton.com/

【工作內容】
1.數位IC設計前端UVM(Universal Verification Methodology)驗證環境的建立和驗證程式的開發
2.產品應用：ARM core (M4)之EC/SIO/BMC等電腦周邊應用IC / 雲端應用IC

【部門介紹】

設計驗證(Design Verification/DV)工作內容為數位IC設計之高階模擬環境建構與功能驗證；一般工作方式係由DV工程師自伺服器客戶端登入遠端工作站帳號，從而進行設計驗證任務，因此合作對象不受限於物理距離。本部門所屬之DV工程師需使用先進的通用驗證方法論(UVM)與面相導向(AOP)/物件導向(OOP)之高階驗證語言(HVL)來架設驗證平台、撰寫約束隨機驗證序列、檢驗功能項目、收集涵蓋數據結果。在前端設計上亦有DV同仁開發形式驗證(Formal Verification)之腳本，與跨平台可攜式激勵測試(PSS)技術的研究。而本部門配合設計驗證的產品，則為新唐在全球市場占有率上執牛耳之電腦輸出/輸入晶片(Super I/O)、筆電嵌入式控制器(EC) 、信賴平台模組(TPM)、伺服器遠端管理控制器(BMC)等。

出差外派：
由於本部門長期與以色列子公司(NTIL)設計單位合作，若有重大計畫需要在地支援，公司會派員至以色列辦公，食宿交通零用金等開銷悉由公司負擔，出差同仁在出差處之上班與休息時間一如當地同仁。外派計畫支援時程一般為四個工作周，最長紀錄為八個工作周，一年出差次數最多不會超過兩次。
部門亦接受同仁申請參加國外驗證會議(如DVCon)進行成果發表或者直接觀展。

工作說明

• 工作縣市:臺南市
• 上班地點:台南市歸仁區
• 工作待遇:面議
• 上班時段:日班,9:00~18:00
• 需求人數:1

條件要求

• 工作經歷: 2年以上
• 學歷要求:碩士
• 科系要求: 電機電子工程相關
• 專長需求:
• 擅長工具: Shell C C++ Verilog
• 具備駕照:
• 其他條件:
  1.Shell/C/C++/Verilog/System Verilog/UVM至少其中三項
  2.具電腦系統及數位電路之知識與實作經驗
  3.主動積極、認真負責、邏輯思考、留意細節